A3P250-PQG208I المنطق القابل للبرمجة ICs FPGA Field Programmable Gate Array Lead Free

منتوج وصف

A3P250-PQG208I المنطق القابل للبرمجة ICs FPGA Field Programmable Gate Array A3P250-PQG208I LEAD FREE

الميزات والفوائد

سعة عالية

• بوابات نظام من 15 ك إلى 1 متر

• ما يصل إلى 144 كيلو بت من ذاكرة SRAM ذات المنفذ المزدوج الحقيقي

• ما يصل إلى 300 مستخدم I / Os تكنولوجيا فلاش قابلة لإعادة البرمجة

• 130 نانومتر ، 7 طبقات معدنية (6 نحاسية) ، عملية CMOS تعتمد على فلاش

• دعم فوري على المستوى 0

• حل شريحة واحدة

• يحتفظ بتصميم مبرمج عند إيقاف تشغيله بأداء عالٍ

• أداء النظام 350 ميجاهرتز

• 3.3 فولت ، 66 ميجاهرتز ، 64 بت PCI - البرمجة داخل النظام (ISP) والأمن

• ISP باستخدام معيار التشفير المتقدم (AES) على شريحة 128 بت (باستثناء أجهزة ProASIC®3 التي تدعم ARM) عبر JTAG (متوافقة مع IEEE 1532) † • FlashLock® لتأمين محتويات FPGA منخفضة الطاقة

• الجهد الأساسي للطاقة المنخفضة

• دعم أنظمة 1.5 فولت فقط

• مفاتيح فلاش منخفضة المقاومة تسلسل هرمي للتوجيه عالي الأداء

• التوجيه المجزأ والتسلسل الهرمي وهيكل الساعة

إدخال / إخراج متقدم

• 700 ميجابت في الثانية DDR و LVDS-Capable I / Os (A3P250 وما فوق)

• 1.5 فولت ، 1.8 فولت ، 2.5 فولت ، 3.3 فولت جهد مختلط

• دعم جهد إمداد الطاقة على نطاق واسع لكل JESD8-B ، مما يسمح بتشغيل I / Os من 2.7 فولت إلى 3.6 فولت

• الفولتية I / O القابلة للتحديد من البنك - حتى 4 بنوك لكل شريحة

• معايير الإدخال / الإخراج أحادية الطرف: LVTTL و LVCMOS 3.3 V / 2.5 V / 1.8 V / 1.5 V و 3.3 V PCI / 3.3 V PCI-X † و LVCMOS 2.5 V / 5.0 V Input

• معايير الإدخال / الإخراج التفاضلية: LVPECL و LVDS و B-LVDS و M-LVDS (A3P250 وما فوق) • تسجيلات الإدخال / الإخراج على المدخلات والمخرجات وتمكين المسارات • الإدخال / الإخراج القابل للتبديل السريع والبارد ‡

• معدل الدوران الناتج القابل للبرمجة † وقوة المحرك

• سحب ضعيف / لأسفل

• IEEE 1149.1 (JTAG) اختبار مسح الحدود

• الحزم المتوافقة مع رقم التعريف الشخصي عبر دائرة تكييف الساعة العائلية ProASIC3 (CCC) و PLL †

• ستة كتل CCC ، واحدة مع PLL متكامل

• إمكانية تغيير المرحلة القابلة للتكوين ، والمضاعفة / القسمة ، وإمكانيات التأخير وردود الفعل الخارجية

• نطاق تردد الإدخال الواسع (1.5 ميجاهرتز إلى 350 ميجاهرتز) الذاكرة المدمجة †

• 1 كيلو بايت من ذاكرة مستخدم FlashROM غير المتطايرة

• وحدات ذاكرة الوصول العشوائي SRAM و FIFOs ذات نسبة العرض إلى الارتفاع المتغيرة 4،608 بت من كتل ذاكرة الوصول العشوائي (× 1 ، × 2 ، × 4 ، × 9 ، و × 18 مؤسسة) †

• دعم حقيقي لمعالج SRAM ثنائي المنافذ (باستثناء × 18) ARM في ProASIC3 FPGAs

• أجهزة M1 ProASIC3 - معالج ARM®Cortex®-M1 Soft متوفر مع أو بدون تصحيح الأخطاء